

Soluzione del compito di Fondamenti di Elettronica  
7 febbraio 2014  
parte digitale

1. In un invertitore ad area minima con tempo di salita uguale al tempo di discesa, il transistor nMOS ha fattore di forma  $S_n=1$ , mentre il pMOS ha  $S_p = S_n\beta'_n/\beta'_p=2$ . La capacità di ingresso vale

$$C_i = (1 + \epsilon)C_M \quad (1)$$

con  $\epsilon = \beta'_n/\beta'_p=2$  e  $C_{M1} = C_{ox}L_{MIN}^2 + 2C_{GSO}L_{MIN}=1.12\text{fF}$ .  
Otteniamo  $C_i=3.4\text{fF}$ .

2. Il ritardo di un invertitore ad area minima che carica una capacità  $C_i$  vale

$$t_{p0} = \frac{2(1 + \epsilon)C_M}{\beta'_n V_{DD}} F(V_T/V_{DD}) \quad (2)$$

dove  $F=2.2$ .

Otteniamo  $t_{p0}=37\text{ps}$ .

3. Sappiamo che il ritardo di ogni invertitore della catena è pari a  $t_{p0}$  per il rapporto tra la capacità di carico e la capacità di ingresso. I primi  $N - 1$  stadi vedono in uscita una capacità che è 3 volte la loro capacità di ingresso, quindi ciascuno di loro ritarda  $3t_{p0}$ . L'ultimo stadio ha una capacità di ingresso  $3^{N-1}C_i$ . Il ritardo complessivo vale quindi:

$$t_p = (N - 1) \cdot 3 \cdot t_{p0} + t_{p0} \frac{C_L}{3^{N-1}C_i} \quad (3)$$

Il numero di stadi ottimo lo si trova ponendo  $dt_p/dN = 0$ . Con semplici passaggi si trova:

$$N_{opt} = \frac{\ln\left(\frac{C_L}{C_i} \ln 3\right)}{\ln 3} \quad (4)$$

Dato che  $\ln 3$  non è molto lontano da 1, l'espressione per  $N_{opt}$  non si discosta troppo da quanto visto a lezione per il caso in cui ogni stadio è  $e$  volte il precedente.

Eq.4 fornisce  $N_{opt}=5.3$ .

4. In base ai calcoli al punto precedente, dobbiamo calcolare il ritardo usando Eq.3 con  $N=5$  ed  $N = 6$ . Avremmo fatto la stessa cosa anche utilizzando la formula vista a lezione, dato che  $\ln(C_L/C_i)=5.7$ .  
Per  $N=5$ , troviamo  $t_p=582\text{ps}$ .  
Per  $N=6$ , troviamo  $t_p=603\text{ps}$ .